아날로그 신호는 지연 라인을 사용하여 정확하게 지연될 수 있습니다. 시간적으로 양자화된 디지털 시스템에서는 정수 샘플 수의 지연을 쉽게 구현할 수 있지만 분수 지연을 구현하는 것은 더 어렵습니다. 다행히도 고급 FIR 필터 빌더 Liquid Instruments에서 개발한 이 필터는 임의의 신호에 분수 지연을 구현하는 데 신뢰할 수 있고 강력한 도구입니다. FIR 필터의 동작은 컨볼루션과 같습니다.
여기서 n은 샘플 인덱스, *는 컨벌루션 연산자, y는 필터의 출력, x는 입력, h는 필터의 임펄스 응답입니다. 컨볼루션의 유용한 속성은 다음과 같습니다.
지연된 필터 출력을 얻기 위해 원래 입력 신호에 지연된 필터를 적용하기만 하면 됩니다. 예를 들어, 사소한 단위 이득, 전역 통과 필터는 다음과 같이 작성할 수 있습니다.
여기서 필터 임펄스 응답은 h[n]=δ[n]입니다. 단일 샘플 지연을 구현하려면 다음 필터를 구성할 수 있습니다.
지연된 필터 임펄스 응답([0]이 아닌 [1 1])이 어떻게 지연된 출력으로 이어지는지 확인하십시오. 이 방법은 정수 샘플 지연을 쉽게 생성할 수 있지만 부분 지연은 여전히 얻을 수 없습니다(예: δ[0.5]를 구현할 수 없음).
부분 지연
필터의 주파수 응답은 임펄스 응답의 푸리에 변환입니다. 신호의 크기를 변경하지 않고 분수 지연을 구현하려면 푸리에 변환이 나이퀴스트 주파수까지 평탄한 단위 이득 주파수 응답을 갖고 더 높은 주파수에 대해 0으로 롤오프되는 날카로운 차단을 갖는 필터 커널이 필요합니다. 이상적으로는 다음과 같습니다. 직사각형. 그러한 함수의 분석 형식을 안다면 임의의 지연으로 평가할 수 있습니다. sinc 함수(사인 기수)가 직사각형 함수의 푸리에 변환이라는 점에 주목하면, sinc 함수는 부분 지연을 구현하는 데 유용한 프로토타입 임펄스 응답이 될 것입니다. sinc 필터의 인수에 적절한 오프셋을 추가하면 지연을 임의로 제어할 수 있습니다.
그림 1: (a) 직접 절단된 sinc 필터의 주파수 응답은 상당한 리플을 나타냅니다. (b) Blackman windowed-sinc 필터의 주파수 응답은 최소 리플을 보여줍니다.
창으로 표시된 싱크
이상적인 벽돌형 주파수 응답을 구현하려면 무한히 긴 sinc 함수가 필요하며, 따라서 무한히 많은 필터 탭이 필요합니다. 실제 FIR 필터의 길이는 무한할 수 없으므로 sinc 필터는 잘라내야 합니다. 필터를 잘라내는 것은 시간 영역에서 직사각형 윈도우를 곱하는 것과 같습니다. 앞서 언급했듯이, 이는 주파수 영역에서 벽돌형 응답과 sinc 함수의 컨볼루션을 초래하여 필터의 크기 응답을 저하시킵니다. 이 오류는 필터 길이가 짧을수록 심해지지만, 그림 1(a)에서 볼 수 있듯이 1/(필터 길이)에 비례하여 천천히 개선됩니다. 잘라내기로 인한 오류는 sinc 함수에 윈도우 함수를 적용하여 가장자리에서의 급격한 불연속성을 방지함으로써 줄일 수 있습니다. 대역폭과 통과 대역 평탄도 사이의 절충점을 제공하는 다양한 윈도우 함수가 존재합니다. 그림 1(b)에서는 모든 대역을 통과하는 지연 필터에 바람직한 비교적 평탄한 주파수 응답을 얻기 위해 블랙맨 윈도우 함수를 적용했습니다.
수식 편집기
FIR 필터 빌더 도구는 시간 영역과 주파수 영역 모두에서 지정 가능한 다양한 필터를 제공합니다. 또한 사용자 지정 임펄스 응답을 업로드하거나 내장된 수식 편집기를 사용하여 정의할 수 있습니다. sinc 함수는 사전 정의된 옵션으로 포함되어 있지만, 교육 목적으로 수식 편집기를 사용하여 구현하는 방법을 여기에서 보여줍니다. 수학적으로, 대역 제한이 있는 단위 이득을 달성하는 sinc 필터는 다음과 같습니다. 나이퀴스트 주파수 범위는 다음과 같이 표현될 수 있습니다.
여기서: m은 샘플링 기간 T 단위의 원하는 지연입니다.s= 1/fs sinc 필터의 시간 길이는 T입니다.s (N탭-1). 그러나 FIR 필터 빌더에서 방정식 편집기의 공칭 시간축은 1입니다. FIR 필터 빌더 내에서 sinc 필터 모양을 유지하려면 방정식의 n을 사용하십시오. 6은 T배로 줄여야 합니다.s (N탭-1). 따라서 FIR 필터 빌더의 필터 방정식은 다음과 같습니다.
한 가지 중요한 고려 사항은 Eq.의 sinc 함수입니다. 7은 구간에 걸쳐 정의됩니다.
. FIR 필터 창의 중앙에 sinc 필터의 중심을 배치하고 인과성을 유지하려면(정의 범위를 [0,N으로 이동)탭-1] ), 표현식은 다음과 같이 더욱 구체화될 수 있습니다.
그림 2: 50 샘플링 주기 지연에 대한 FIR 필터 채널 A 구성.
그림 3: 50.5 샘플링 주기 지연에 대한 FIR 필터 ChannelB 구성.
예시
그림 2와 그림 3은 FIR 필터 빌더의 두 채널 구성을 보여줍니다. 채널 A에서는 50 샘플링 주기의 지연이 제공되며 필터 계수는 정확히 중앙에 위치한 단일 피크를 나타냅니다. 이 피크는 본질적으로 델타 함수 δ[n-50]을 나타냅니다. 채널 B는 디지털화된 sinc 기능을 정확하게 표시합니다. sinc 함수의 중심은 두 개의 FIR 탭 사이에 위치하므로 단일 피크 값이 없습니다. 이 경로는 입력 신호를 50.5 샘플만큼 지연시킵니다. 그림 4는 두 경로 사이의 1/2 샘플링 기간 지연의 정확한 구현을 보여줍니다.
그림 4: 채널 A(빨간색)에 비해 1/2 샘플링 기간 지연이 채널 B(파란색)에서 관찰될 수 있습니다.
맺음말
신호의 정확한 정렬과 지연의 보상은 다양한 제어 및 신호 전송 애플리케이션에서 중요합니다. 견고한 FIR 필터 빌더를 활용하면 신호 라인 지연에 대한 매우 정확한 제어가 가능합니다. 또한 FIR 필터 빌더는 다른 계측기 및 사용자 정의와 원활하게 결합될 수 있습니다. Moku 클라우드 컴파일 내의 코드 다중 장비 모드 복잡하고 통합된 테스트 환경에서도 정확하고 정밀한 결과를 보장합니다.
부분 지연 생성에 대해 자세히 알아보려면 다음을 읽어보세요. 애플리케이션 노트.