记录日期2026 年 4 月 28 日
报告人劳拉·贝塞拉博士
概述
时钟和时序性能在现代射频、模拟和混合信号系统中扮演着至关重要的角色，它影响着从锁相环 (PLL) 合成器到高速数据转换器和时钟分配网络等各个环节。精确测量相位噪声、抖动和长期稳定性对于验证振荡器性能和系统时序完整性至关重要，这对于射频、混合信号和测试工程师在设计验证和精密时序敏感硬件的调试阶段尤为重要。本次网络研讨会将探讨使用基于可重构 FPGA 的仪器表征振荡器、时钟和时序系统的实用技术。我们将通过现场演示，展示在压控振荡器 (VCO) 中使用 Moku:Delta 平台进行 PLL 锁定捕获时相位噪声的演变过程。此外，我们还将探讨精密时序架构，包括 GPS 驯服参考时钟和时钟混合技术，这些技术能够帮助设计人员生成高度稳定的时序参考时钟，同时简化传统上复杂的测量设置。
与会者将学习：
- 相位噪声和抖动如何影响射频和混合信号系统性能
- 测量振荡器、时钟和定时系统行为的实用技术
- PLL动态特性（包括锁定获取）如何影响时序稳定性
- 现代时钟分配系统的生成和调试方法
您还将看到一系列现场演示，内容涵盖实时相位跟踪、调频 (FM) 数据解码以及振荡器稳定等。演示结束后将进行问答环节。